(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005 年6 月16 日 (16.06.2005)

PCT

(10) 国際公開番号 WO 2005/055184 A1

(51) 国際特許分類7: **G09G 3/30**, 3/20, H05B 33/14

(21) 国際出願番号: PCT/JP2004/018334

(22) 国際出願日: 2004年12月2日(02.12.2004)

日本語 (25) 国際出願の言語:

(26) 国際公開の言語: 日本語

(30) 優先権データ: 特願2003-402673 2003年12月2日(02.12.2003) Ъ


(71) 出願人(米国を除く全ての指定国について): ソニー 株式会社 (SONY CORPORATION) [JP/JP]; 〒1410001 東京都品川区北品川6丁目7番35号 Tokyo (JP).


- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 内野 勝秀 (UCHINO, Katsuhide). 山下 淳一 (YAMASHITA, Junichi).
- (74) 代理人:中村 友之 (NAKAMURA, Tomoyuki); 〒 1050001 東京都港区虎ノ門1丁目2番3号虎ノ門第 ービル9階三好内外国特許事務所内 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG,

/続葉有/

(54) Title: TRANSISTOR CIRCUIT, PIXEL CIRCUIT, DISPLAY DEVICE, AND DRIVE METHOD THEREOF

(54) 発明の名称: トランジスタ回路、画素回路、表示装置及びこれらの駆動方法





ソースの間に反復的若しくは持続的に順バイアスがかかる。動作

(57) Abstract: There is provided a transistor circuit having a function to correct fluctuation of a threshold voltage of a thin film transistor. The transistor circuit includes a plurality of thin film transistors (Tr1 to Tr3) formed on a substrate and a wire connecting a transistor gate, source, or drain in such a manner that a predetermined operation can be obtained. During an operation, a forward bias is applied repetitively or continuously to the wire between the gate and the source of the thin film transistor (Tr2). At a timing not disturbing the operation, backward bias is applied to the wire between the gate and the source of the transistor (Tr2) so as to suppress fluctuation of the threshold voltage. More specifically, an additional transistor (Tr3) connected in parallel to the transistor (Tr2) is driven for compensation so as to create the aforementioned timing not disturbing the operation and apply a backward bias to the transistor (Tr2) at the timing created.

(57) 要約: 薄膜トランジスタの閾電圧の 変動を補正する機能を自ら備えたトラン ジスタ回路を提供する。トランジスタ回 路は、基板に形成された複数の薄膜トラ ンジスタ(Tr1~Tr3)と、所定の 動作を行なう様に各トランジスタのゲー ト、ソース又はドレインを接続する配 線とを含む。動作中、薄膜トランジスタ (Tr2)には、配線を介してゲートと

WO 2005/055184 A1

SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR),

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

1

明 細 書

トランジスタ回路、画素回路、表示装置及びこれらの駆動方法

5

10

技術分野

本発明は基板上に集積形成された薄膜トランジスタで構成されるトランジスタ回路に関する。又、トランジスタ回路の一形態である画素回路に関する。更には、この画素回路をマトリクス状に配列した表示装置に関する。このアクティブマトリクス型の表示装置は例えば液晶ディスプレイや有機ELディスプレイなどのフラットディスプレイパネルを包含する。

背景技術

15 電界効果型トランジスタの一種である薄膜トランジスタは、ガラスなどの絶縁性基板の上に成膜された非晶質シリコン膜若しくは多結晶シリコン膜を素子領域とするものである。近年この薄膜トランジスタはアクティブマトリクス型のディスプレイデバイスの画素スイッチとして開発が盛んに行なわれている。薄膜トランジスタはゲートとドレインとソースを備えており、ゲートに印加される電圧に応じて、ソース/ドレイン間に電流を流す。薄膜トランジスタが飽和領域で動作する時、ドレイン電流 I d s は以下のトランジスタ特性式によって与えられる。

I d s = (1/2) μ (W/L) C o x (V g s - V t h) 2 ここで V g s はソースを基準としたゲート電圧を表わし、V t h は 関 25 電圧を表わし、C o x はゲート容量を表わし、W はチャネル幅を表わし、 L はチャネル長を表わし、μ は半導体薄膜の移動度を表わしている。こ

2

のトランジスタ特性式から明らかな様に、薄膜トランジスタ はゲート電 圧Vgsが閾電圧Vthを超えると、ドレイン電流 I dsを 流す構造と なっている。

幾つかの薄膜トランジスタを結線して所定の機能を奏する トランジスタ回路が構成される。一般にトランジスタ回路は、基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜ト ランジスタのゲート、ソース又はドレインを接続する配線とで構成されている。この様なトランジスタ回路の典型例として画素回路が挙げられる。画素回路は行状の走査線と列状の信号線とが交差する部分に各々形成されており、全体としてアクティブマトリクス表示装置を構成する。 画素回路は走査線によって選択された時動作し、信号線から映像信号を サンプリングして、有機EL発光素子などの負荷素子を駆動する。この様な薄膜トランジスタを能動素子とするアクティブマトリクス型の有機 ELディスプレイデバイスは、例えば特開平8-234683号公報に開示されている。

上述したトランジスタ特性式から明らかな様に、飽和領域においては 薄膜トランジスタはゲート電圧が閾電圧を超えた時オンしドレイン電流 が流れる一方、ゲート電圧が関電圧を下回るとカットオフする。しかし ながら、薄膜トランジスタの関電圧Vthは必ずしも一定ではなく経時 20 的に変動する。この閾電圧の変動によりカットオフ動作に乱れが生じ、 トランジスタ回路の誤動作につながるという問題がある。又、上述のト ランジスタ特性式から明らかな様に、ゲート電圧が一定であっても閾電 圧が変動するとドレイン電流も変動してしまう。発光素子を電流駆動す る画素回路の場合、閾電圧の変動がドレイン電流の変動をもたらし、ひ 25 いては発光素子の輝度の劣化となって現われるという課題がある。

3

発明の開示

5

10

15

20

25

上述した従来の技術の課題に鑑み、本発明は薄膜トランジスタの関電圧の変動を補正する機能を自ら備えたトランジスタ回路、画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち、基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回路であって、動作中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、該動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの関電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とする。

好ましくは、当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に駆動して上記した動作の妨げとならないタイミングを作り出す補完手段とを備え、前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする。例えば、当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加する。或いは、当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタはアチャネル型であり、前記追加薄膜トランジスタはアチャネル型であり、前記追加薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加する。

4

又本発明は、行状の走査線と列状の走査線との各交差部に配され、該 走査線によって選択された時該信号線から信号をサンプリングし且つサ ンプリングした信号に応じて負荷素子を駆動する画素回路であって、基 板に形成された複数の薄膜トランジスタと、各薄膜トランジスタ のゲー ト、ソース又はドレインを接続する配線とからなり、負荷素子の 駆動中 少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的 に順バイアスがかかる薄膜トランジスタを含むとともに、負荷素 子の駆 動の妨げとならないタイミングで当該薄膜トランジスタのゲート とソー スの間に逆バイアスを印加して当該薄膜トランジスタの関電圧の変動を 抑制する逆バイアス印加手段を備えたことを特徴とする。

5

10

15

20

好ましくは、当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に動作して上記した負荷素子の駆動の妨げとならないタイミングを作り出す補完手段とを備え、前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする。例えば当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加する。或いは当該薄膜トランジスタはNチャネル型又は Pチャネル型であり、前記追加薄膜トランジスタはNチャネル型又は Pチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型 又は Nチャネル型であり、前記追加薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加する。

25 好ましくは、前記複数の薄膜トランジスタは、該走査線によって選択 された時導通し該信号線から信号をサンプリングして保持容量に 保持す

5

るサンプリング用薄膜トランジスタと、該保持容量に保持された信号電位に応じて該負荷素子に対する通電量を制御するドライブ用薄膜トランジスタと、該負荷素子に対する通電をオン/オフ制御するスイッチング用薄膜トランジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トランジスタ及び該スイッチング用薄膜トランジスタの少くとも一方に逆バイアスをかける。又、該ドライブ用薄膜トランジスタの関電圧の変動をキャンセルする様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを調整する関電圧キャンセル手段を含む。更に、該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含む。

5

10

15

20

又本発明は、行状の走査線と、列状の走査線と、これらが交差する部分に配された画素回路とからなる表示装置であって、該画素回路は、該走査線によって選択された時該信号線から映像信号をサンプリングし且つサンプリングした映像信号に応じて発光素子を駆動し、該画素回路は、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなり、発光素子の駆動中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、発光素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの関電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とする。

好ましくは、当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、該追加薄膜トランジスタを当該薄膜トランジスタに対して補完 25 的に動作して該発光素子の駆動の妨げとならないタイミングを作り出す 補完手段とを備え、前記逆バイアス印加手段は、該作り出されたタイミ

6

ングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする。例えば当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加する。或いは当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加する。

5

10

15

20

好ましくは、前記複数の薄膜トランジスタは、該走査線によって選択された時導通し該信号線から映像信号をサンプリングして保持容量に保持するサンプリング用薄膜トランジスタと、該保持容量に保持された信号電位に応じて該発光素子に対する通電量を制御するドライブ用薄膜トランジスタと、該発光素子に対する通電をオン/オフ制御するスイッチング用薄膜トランジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トランジスタ及び該スイッチング用薄膜トランジスタの少くとも一方に逆バイアスをかける。又、該ドライブ用薄膜トランジスタの関電圧の変動をキャンセルする様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを調整する関電圧キャンセル手段を含む。更に、該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含む。

又本発明は、基板に形成された複数の薄膜トランジスタと、所定の動25 作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回路の駆動方法であって、動作中少く

WO 2005/055184

10

15

20

25

7

PCT/JP2004/018334

とも1個の薄膜トランジスタに対し配線を介してゲートとソースの間に 反復的若しくは持続的に順バイアスをかける順バイ アス印加手順と、該 動作の妨げとならないタイミングで当該薄膜トラン ジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジ スタの閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特 徴とする。 更に、当 該薄膜トランジスタに並列接続した追加薄膜トラン ジスタを、 当該薄膜トランジスタに対して補完的に駆動して、上記した 動作の妨げとならないタイミングを作り出す補完手順を含み、前記逆バイアス印加手順は、 該作り出されたタイミングで当該薄膜トランジスタ に逆バイアスを印加する。

又本発明は、行状の走査線と列状の走査線との各交差部に配され、該 走査線によって選択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素子を駆動するために、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース 又はドレインを接続する配線とからなる画素回路の 駆動方法であって、 負荷素子の駆動中少くとも1個の薄膜トランジスタ に対して、配線を介しゲートとソースの間に反復的若しくは持続的に順 バイアスをかける順 バイアス印加手順と、負荷素子の駆動の妨げとなら ないタイミングで当該薄膜トランジスタの関電圧の変動を抑制する逆バイ アス印加手順とを行なうことを特徴とする。更に、当該薄膜トランジスタに対して補完的に動作して、上記した負荷素子の駆動の妨げとならないタイミングを作り出す補完手順を含み、前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加する。

又本発明は、行状の走査線と、列状の走査線と、これらが交差する部

8

WO 2005/055184 PCT/JP2004/018334

分に配された画素回路とからなり、該画素回路は、該走査線によって選 択された時該信号線から映像信号をサンプリングし且つサンプリングし た映像信号に応じて発光素子を駆動し、該画素回路は、基板に形成され た複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又 はドレインを接続する配線とからなる表示装置の駆動方法であって、発 5 光素子の駆動中少くとも1個の薄膜トランジスタに対して、配線を介し てゲートとソースの間に反復的若しくは持続的に順バイアスをかける順 バイアス印加手順と、発光素子の駆動の妨げとならないタイミングで当 該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該 薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを行 10 なうことを特徴とする。更に、当該薄膜トランジスタに並列接続した追 加薄膜トランジスタを、当該薄膜トランジスタに対して補完的に動作し て、該発光素子の駆動の妨げとならないタイミングを作り出す補完手順 を含み、前記逆バイアス印加手順は、該作り出されたタイミングで当該 薄膜トランジスタに逆バイアスを印加する。 15

図面の簡単な説明

図1A乃至図1Cは、本発明に係るトランジスタ回路の第一実施形態を示す模式図である。

20 図 2 は、図 1 A に示したトランジスタ回路の動作説明に供するタイミ ングチャートである。

図3は、本発明に係るトランジスタ回路の第二実施形態を示す模式図である。

図4A及び図4Bは、本発明に係るトランジスタ回路の第三実施形態 25 を示す模式図である。

図5は、本発明に係るアクティブマトリクス表示装置及びこれに含ま

9

れる画素回路の概要を示すブロック図である。

図6は、画素回路の参考例を示すブロック図である。

図7は、図6に示した画素回路の動作説明に供するタイミングチャートである。

5 図8A及び図8Bは、画素回路の別の参考例を示す模式図である。

図9は、本発明に係る画素回路の第一実施形態を示す回路図である。

図10は、図9に示した画素回路の動作説明に供するタイミングチャートである。

図11は、本発明に係る画素回路の第二実施形態を示す回路図である。

10 図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。

発明を実施するための最良の形態

以下図面を参照して本発明の実施の形態を詳細に説明する。図1A乃 至図1Cは本発明に係るトランジスタ回路の第一実施形態を表わしてい 15 る。図1Aは構成を表わす回路図、図1Bは動作を表わすタイミングチ ャート、図1Cは原理を表わすグラフである。図1Aに示す様に、本ト ランジスタ回路は、基板に形成された2個の薄膜トランジスタTr1, Tr2と、インバータ動作を行なう様に各薄膜トランジスタTr1,T r2のゲート、ソース又はドレインを接続する配線とで構成されている。 20 すなわち、本トランジスタ回路は2個のNチャネル型トランジスタTr 1, Tr2を用いてインバータを構成したものである。N チャネル型の 薄膜トランジスタは非晶質シリコン膜を活性層として安価に製作できる ので、コスト的に有利である。尚インバータは単なる例示であって、本 発明に係るトランジスタ回路は薄膜トランジスタで構成されていればよ 25 く、その機能や動作を問わない。

10

具体的な回路構成であるが、Tr1のゲートには所定のゲート電圧V1が印加され、ドレインは電源電圧Vccの供給を受け、ソースは出力Voutを供給する様になっている。図示の例では出力端子に負荷容量CLが接続されている。負荷容量CLの一端には出力Voutが印加され、他端はVssに接地されている。ゲート電圧V1はTr1の関電圧とVccとの和よりも大きく設定されている為、Tr1は常時オン状態にある。Tr2のゲートには入力信号Vinが印加され、ソースはVssに接地され、ドレインはTr1のソースと接続して出力ノードを構成している。

図1Bに示す様に、本トランジスタ回路はインバータ動作を行なっており、入力信号Vinを反転して出力信号Voutを得る。すなわち、Vinがローレベル(L)の時、Voutはハイレベル(H)になり、VinがHの時VoutはLとなる。Tr2に着目すると、Vinがローレベルの時オフ状態となって、出力ノードは接地電位Vssから切り
 離される。この時Tr1は常時オン状態となっているので出力ノードはVccにプルアップされる。この結果Voutはハイレベル(Vcc)になる。逆にVinがハイレベルになるとTr2がオンして、出力ノードがVssに向かってプルダウンされる。負荷容量CLから放電される電流とTr1から供給される電流の和が、Tr2を流れる電流と釣り合った時Voutのローレベルが確定する。通常VoutのローレベルはVssよりも若干高くなっている。

以上の説明から明らかな様に、VinのローレベルはTr2の閾電圧より低ければよく、通常はVssに設定される。一方、VinのハイレベルはTr2の閾電圧より十分高ければよい。しかしながら、この通常の設定では、Tr2のゲートにハイレベルの順バイアスが反復的に印加されることとなり、Tr2の閾電圧の上方変動をもたらす。これを放置

25

11

するとVinのハイレベルが上方変動した閾電圧を下回ってしまう恐れがあり、誤動作の原因となる。そこで本発明ではVinのローレベルをVssを下回る負電位として、いわゆる逆バイアスが定期的にTr2に印加される様にしている。この逆バイアスにより上方シフトした閾電圧が下方修正され、結果としてTr2の閾電圧変動を抑制できる。すなわち第一実施形態では入力信号Vinの供給源自体が逆バイアス印加手段を構成しており、インバータ動作の妨げとならないタイミング(図示の例ではローレベルのタイミング)で薄膜トランジスタTr2の炭ートとソースの間に逆バイアスを印加して薄膜トランジスタTr2の閾電圧の変動を抑制している。

5

10

15

図1Cは薄膜トランジスタTr2の閾電圧の変化を示すグラフである。横軸にソース電位を基準としたゲート電圧Vgsを取り、縦軸に閾電圧Vthを取ってある。反復的若しくは持続的に絶えず正のゲート電圧(順バイアス)が印加されると、Vthは上方変動し、極端になると正常なオン/オフ動作が行なえない。逆に負のゲート電圧(逆バイアス)を印加し続けると、Vthは下方変動する。本発明はこの現象を利用しており、順バイアスの継続的な印加による閾電圧の上方シフトを、回路の動作の支障とならないタイミングで逆バイアスを印加することにより下方修正し、以って閾電圧の変動を抑制するものである。

20 図 2 は、図 1 A に示したトランジスタ回路における入力信号 V i n と 出力信号 V o u t の他の実施例を示すタイミングチャートである。本実 施例では入力パルス V i n のデューティが 5 0 % からずれており、ローレベルの期間が短くハイレベルの期間が長くなっている。この 入力パルス V i n を反転した出力パルス V o u t は、逆にハイレベルの期間が短 くローレベルの期間が長くなっている。インバータが組み込まれる回路 ブロックの動作状況によっては、この様な入力信号 V i n が使 われる状

況も有り得る。

5

20

本実施例においても、トランジスタTr2のゲートに順バイアスが印 加される合間を縫って逆バイアス(ローレベル)が印加されている。し かしながら、逆バイアス印加時間が短い為、必ずしも十分な閾電圧変動 抑制効果が得られない場合がある。すなわち、順バイアス (ハイレベル) の継続的な変化による閾電圧の上方変動が激しい為、逆バイアスによる 下方修正効果が追いつかない場合もある。しかしながら、逆バイアスを 加えない場合に比べ、所定の閾電圧変動抑制効果が得られること は明ら かである。

図3は、本発明に係るトランジスタ回路の第二実施形態を示す模式図 10 である。図3(A)は構成を表わす回路図であり、図3(B)は動作を 表わすタイミングチャートである。理解を容易にする為、図1A及び図 1Bに示した第一実施形態と対応する部分には対応する参照番号 を付し てある。本実施形態は図1の実施形態を改良したものであり、特に図2 を参照して説明した様に、十分な逆バイアス印加時間を確保でき ない場 15 合に対処することを目的とする。

図3(A)に示す様に、対象となるトランジスタTr2(当該 トラン ジスタ)と並列に追加の薄膜トランジスタTr3が接続されている。当 該トランジスタTr2のゲートには入力信号Vin1が印加されている。 前述した様に、入力信号Vinlの信号源が同時に逆バイアス印加手段 を構成している。一方追加トランジスタTr3のゲートには他の入力信 号Vin2が印加されている。この入力信号Vin2の信号源は本実施 形態の特徴要素である補完手段を構成している。すなわちこの補完手段 は、追加トランジスタTr3を当該トランジスタTr2に対して補完的 に駆動してTr2に関し動作の妨げとならないタイミングを強制的に作 25 り出している。逆バイアス印加手段は、この強制的に作り出されたタイ

13

ミングで当該薄膜トランジスタT r 2 に逆バイアスを印加し、T r 2 の 閾電圧の変動を抑制している。

本実施形態では、当該トランジスタTr2はNチャネル型であり、追加トランジスタTr3も同じNチャネル型である。この場合、補完手段は当該トランジスタTr2に印加される信号パルスVin1と逆相の関係になる信号パルスVin2を追加トランジスタTr3のゲートに印加する。Tr2とTr3がPチャネル型の場合も、Vin1とVin2は互いに逆相の関係になる。一方Tr2とTr3の片方がNチャネル型で他方がPチャネル型の場合、Vin1とVin2は同相の関係にする。

5

10

15

20

引続き図3(B)を参照して図3(A)に示したトランジスタ回路の動作を説明する。タイミングT1ではVin1がローレベルとなりVin2もローレベルとなる。この時互いに並行接続したトランジスタTr2、Tr3は両方ともオフ状態になるので、出力ノードはTr1によってVcc側にプルアップされる。この結果出力信号Voutはハイレベルとなる。次のタイミングT2では、Vin1がハイレベルに切り替わる一方、Vin2はローレベルを維持する。互いに並行接続したTr2、Tr3のうち片方のTr2がオンするので、出力ノードはVss側にプルダウンされる。この結果Voutはローレベルに切り替わる。次のタイミングT3では逆にVin1がローレベルに遷移する一方、Vin2がハイレベルに遷移する。これにより互いに並行接続したトランジスタTr2、Tr3のうち片方のTr3がオン状態になる為、出力ノードは引続きVss側にプルダウンされる。従ってVoutはローレベルを維持する。これにより入出力信号の一周期が終了し、次の周期に移行する。

Vin 1 と Vin 2 を比較すれば明らかな様に、タイミング T 2, T 2 で両者は互いに逆相の関係にある。特にタイミング T 3 に着目すると、 Tr 2 がオフして非動作状態に置かれる一方、これを補完する為に T r

14

3がオンして動作状態になる。Tr2の代わりにTr3がオン状態となることで、出力ノードは引続きVss側にプルダウンされ、目的とする出力信号Voutを得ることができる。Tr3の補完機能により、Tr2に関し動作の妨げとならないタイミングT3が作り出されている。Vin1の信号源である逆バイアス印加手段は、この作り出されたタイミングT3で当該トランジスタTr2に逆バイアスを印加している。タイミングチャートから明らかな様に、順バイアスの印加される期間T2と逆バイアスが印加される期間T1+T3はほぼバランスが取れており、関電圧の上方変動を過不足なく下方修正することが可能になる。

5

図4A及び図4Bはトランジスタ回路の第三実施形態を示しており、図3に示した第二実施形態の改良例である。図4Aは本実施形態の構成を示す回路図であり、図4Bは動作を示すタイミングチャートである。インバータ回路を両方ともNチャネル型のトランジスタTr1,Tr2で構成した場合、Tr1は常に動作状態に置かれる。換言するとTr1は常時順バイアスが印加された状態にあり、閾電圧は経時的に上方シフトする。この上方シフトが極端に進行すると、正常な動作を妨げる場合がある。そこで本実施形態は、Tr1に対しても補完用のトランジスタTr4を並行接続している。

図4Bに示す様に、タイミングT1及びT2では、Tr1に対するゲ 20 ート電圧V1がハイレベルにある一方、Tr4に対するゲート電圧V2 がローレベルにある。逆にタイミングT3及びT4では、V1がローレベルに切り替わる一方、V2がハイレベルになる。これにより、トランジスタTr1及びTr4は互いに補完的に動作し、Tr1とTr4の組からなるスイッチは全体として常にオン状態に維持される。その際、一 25 方のゲート電圧V1はタイミングT3,T4でローレベルとなり関電圧 修正用の逆バイアスを印加することが可能である。一方V2はタイミン

15

グT1及びT2でローレベルとなる為、同様にトランジスタTr4に対し関電圧変動抑制用の逆バイアスを印加することができる。

図5は、本発明に係るトランジスタ回路の応用例であるアクティブマトリクス表示装置及びこれに含まれる画素回路を示す概略のブロック図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ2、ドライブスキャナ3、ライトスキャナ4などを含んでいる。

画素アレイ1は行状の走査線WSと列状の信号線DLと両者の交差する部分にマトリクス状に配列した画素回路5とで構成されている。信号線DLは水平セレクタ2によって駆動される。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DSも配線されており、これはドライブスキャナ3によって走査される。各画素回路5は、走査線WSによって選択された時信号線DLから信号をサンプリングする。更に走査線DSによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路5に形成された電流駆動型の発光素子などである。

10

15

20

図6は、図5に示した画素回路5の基本的な構成を示す参考図である。 本画素回路5は、サンプリング用薄膜トランジスタ(サンプリングトランジスタTr1)、ドライブ用薄膜トランジスタ(ドライブトランジスタイ ア 2)、スイッチング用薄膜トランジスタ(スイッチングトランジスタTr3)、保持容量C1、負荷素子(有機EL発光素子)などで構成されている。

サンプリングトランジスタTr1は走査線WSによって選択された時 導通し、信号線DLから映像信号をサンプリングして保持容量C1に保 持する。ドライブトランジスタTr2は保持容量C1に保持された信号 電位に応じて発光素子ELに対する通電量を制御する。スイッチングト

16

ランジスタTr3は走査線DSによって制御され、発光素子ELに対する通電をオン/オフする。すなわち、ドライブトランジスタTr2は通電量に応じて発光素子ELの発光輝度(明るさ)を制御する一方、スイッチングトランジスタTr3は発光素子ELの発光時間を制御している。これらの制御により、各画素回路5に含まれる発光素子ELは映像信号に応じた輝度を呈し、画素アレイ1に所望の表示が映し出される。

図7は、図6に示した画素アレイ1及び画素回路5の動作説明に供す るタイミングチャートである。1フィールド期間(1f)の先頭で、1 水平期間(1H)の間1行目の画素回路5に走査線WSを介して選択パ ルスws[1]が印加され、サンプリングトランジスタTr1が導通す る。これにより信号線DLから映像信号がサンプリングされ、保持容量 C1に書き込まれる。保持容量C1の一端はドライブトランジスタTr 2のゲートに接続している。従って、映像信号が保持容量 C 1 に書き込 まれると、ドライブトランジスタTr2のゲート電位が、書き込まれた 信号電位に応じて上昇する。この時、他の走査線DSを介してスイッチ ングトランジスタTr3に選択パルスds[1]が印加される。この間 発光素子ELは発光を続ける。1フィールド期間1fの後半はds[1] がローレベルになるので発光素子ELは非発光状態となる。パルス ds [1] のデューティを調整することで、発光期間と非発光期間の割合を 調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、2 行目の画素回路に対し、各走査線WS,DSからそれぞれ走査用の信号 パルスws [2], ds [2] が印加される。

10

15

20

ここで図6に戻り参考例として示した画素回路5の問題点につき説明する。参考例の画素回路5は、Tr1~Tr3が全てNチャネル型の薄度トランジスタで構成されており、コスト的に有利な非晶質シリコン膜を活性層に使えるという利点がある。しかしながら、ドライブトランジ

WO 2005/055184

10

17

PCT/JP2004/018334

スタTr2のドレインが電源電圧Vccに接続される一方、ソースがスイッチングトランジスタTr3を介して発光素子ELのアノードに接続されており、いわゆるソースフォロワとなっていることで問題がある。トランジスタTr2のゲートには保持容量C1に保持された信号電圧が印加されており、基本的には一定に維持されている。しかしながら、ソース電位は発光素子ELの電流/電圧特性の経時的な変化に伴い変動する。一般には発光素子ELの経時劣化に伴いアノード電位は上昇しその結果ソース電位も上昇する。ドライブトランジスタTr2は飽和領域で動作しており、前述したトランジスタ特性式で示す様に、ドレイン電流 I d s はソース電位を基準にしたゲート電位Vgsに依存している。ゲート電圧自体は一定に保たれているにも関わらず、Tr2はソースフォロワとして動作するのでソース電位が発光素子ELの特性劣化に伴い変動し、これに応じてVgsも変化する。従ってドレイン電流 I d s が変動し発光素子ELの輝度劣化につながるという問題がある。

更にドライブトランジスタTr 2 はそれ自身閾電圧Vthの経時変動がある。前述のトランジスタ特性式から明らかな様に、飽和領域で動作する場合仮にVgsを一定に保っても、閾電圧Vthが変動すると、ドレイン電流IDSも変化してしまい、これに伴って発光素子ELの輝度も変動してしまう。特に、非晶質シリコン薄膜を活性層(チャネル領域)とする薄膜トランジスタは閾電圧の経時的な変動が目立つ為、これに対処しないと発光素子の輝度を正確に制御することはできない。

図8A及び図8Bは図6に示した画素回路に改良を加えた別の参考例に係る画素回路を表わしている。図8Aは構成を表わした回路図、図8 Bは動作を表わしたタイミングチャートである。

25 図8Aに示す様にこの改良例は、図6の画素回路に、ブートストラップ回路6と関電圧キャンセル回路7を加えた構成となっている。ブート

18

ストラップ回路6は発光素子ELの特性変動を吸収する様に、ドライブ トランジスタTr2のゲート(G)に印加される信号電位のレベルを自 動的に制御するものであり、スイッチングトランジスタTr4を含んで いる。このスイッチングトランジスタTr4のゲートには走査線WSが 接続し、ソースは電源電位Vssに接続し、ドレインは保持容量C1の 5 一端に接続するとともにドライブトランジスタTr2のソース(S)に 接続している。走査線WSに選択パルスが印加されると、サンプリング トランジスタTr1がオンするとともにスイッチングトランジスタTr 4もオンする。これにより、結合容量C2を介して保持容量C1に映像 信号Vsigが書き込まれる。この後走査線WSから選択パルスが解除 10 されるとスイッチングトランジスタTr4がオフする為、保持容量C1 は電源電位Vssから切り離され、ドライブトランジスタTr2のソー ス(S)に結合される。この後走査線DSに選択パルスが印加されると スイッチングトランジスタTr3がオンしドライブトランジスタTr2 を通って駆動電流が発光素子ELに供給される。発光素子ELは発光を 15 開始するとともにその電流/電圧特性に応じアノード電位が上昇しドラ イブトランジスタTr2のソース電位の上昇をもたらす。この時保持容 量C1はVssから切り離されている為ソース電位の上昇とどもに保持 された信号電位も上昇(ブートストラップ)し、ドライブトランジスタ Tr2のゲート(G)の電位上昇をもたらす。すなわち、発光素子EL 20 の特性変動があっても、ドライブトランジスタTr2のゲート電圧Vg sは常に保持容量C1に保持された正味の信号電位と一致する様になっ ている。この様なブートストラップ動作により、発光素子ELの特性変 動があっても、常にドライブトランジスタTr2のドレイン電流は保持 容量C1に保持された信号電位によって一定に保たれ、発光素子ELの 25 輝度の変化が生じない。この様なブートストラップ手段6を追加するこ

19

とで、ドライブトランジスタTr2は発光素子ELに対し正確な定電流 源として機能できる。

関電圧キャンセル回路 7 はドライブトランジスタTr 2 の関電圧の変動をキャンセルする様にドライブトランジスタTr 2 のゲート(G)に印加される信号電位のレベルを調節するものであり、スイッチングトランジスタTr 5 のゲートは別の走査線A Z に接続され、ドレイン/ンースはドライブトランジスタTr 2 のゲートとドレインとの間に接続されている。スイッチングトランジスタTr 6 のゲートは同じく走査線A Z に接続され、ソースは所定のオフセット電圧Vofsに接続され、 ドレインは結合容量 C 2 の一方の電極に接続されている。尚、図示の例ではオフセット電圧Vofs、電源電位Vss、カソード電圧(GND)はそれぞれ異なった電位を取り得るが、場合により全て共通の電位(例えばGND)に合わせてもよい。

5

10

15 走査線AZに制御パルスが印加されるとスイッチングトランジスタT r 5が導通し、V c c 側からドライブトランジスタT r 2のゲートに向かって電流が流れる為、ゲート (G) 電位が上昇する。 これによりドライブトランジスタT r 2にドレイン電流が流れ出し、ンース (S) の電位が上昇する。ちょうどゲート電位 (G) とソース電位 (S) の電位差 20 V g s がドライブトランジスタT r 2の関電圧 V t h と一致したところで、前述のトランジスタ特性式に従って、ドレイン電流は流れなくなる。この時のソース/ゲート間電圧 V g s がトランジスタ T r 2の関電圧 V t h として保持容量 C 1 に書き込まれる。この保持容量 C 1 に書き込まれた V t h は信号電位 V s i g に上載せしてドライブトランジスタ T r 2 の で、関電圧 V t h の効果はキャンセルされる。従ってドライブトランジスタ T r 2 の 関電圧 V t h が経時的に変動して

20

も、閾電圧キャンセル回路7はこの変動をキャンセルすることができる。 図8Bは各走査線WS、DS、AZに印加される走査パルス波形とド ライブトランジスタTr2のゲート(G)及びソース(S)の電位波形 を表わすタイミングチャートである。図示する様にVthキャンセル期 間に入ると走査線AZにパルスが印加され、スイッチングトランジスタ Tr5が導通して、Tr2のゲート電位が上昇する。その後走査線DS のパルスが立ち下がる為電源Vcc側からの電流供給が断たれる。これ によりゲート電位とソース電位の差が縮小しちょうどVthとなったと ころで電流が0になる。この結果、VthがTr2のゲート/ソース間 に接続された保持容量C1に書き込まれる。次に走査線WSに選択パル 10 スが印加されるとサンプリングトランジスタTr1がオンし、結合容量 C2を介して保持容量C1に信号Vsigが書き込まれる。これにより、 ドライブトランジスタTr2のゲートに入力される信号Vinは先に書 き込まれたVthと所定のゲインで保持されたVsigの和となる。更 に走査線DSにパルスが印加され、スイッチングトランジスタTr3が 15 オンする。これによりドライブトランジスタTr2が入力ゲート信号V inに応じてドレイン電流を発光素子ELに供給し、発光が開始する。 これにより発光素子ELのアノード電位がΔVだけ上昇するが、ブート ストラップ効果によりこのΔVがドライブトランジスタTr2に対する 入力信号Vinに上載せされる。以上の閾電圧キャンセル機能及びブー 20 トストラップ機能により、ドライブトランジスタTr2の閾電圧変動や 発光素子ELの特性変動があっても、これらをキャンセルして発光輝度 を一定に保つことが可能である。

ところでドライブトランジスタTr2のゲートには1フィールド期間 25 1fを通してソースよりも高い電圧が印加されており、常時順バイアス がかかった状態となっている。ゲートに対する順バイアスの継続的な印

21

加により、ドライブトランジスタTr2の閾電圧Vthは上方変動する。この変動は閾電圧キャンセル回路7によりキャンセル可能であるが、変動が程度を超えるとキャンセル機能が追いつかず発光素子ELの輝度変化をもたらす恐れがある。又スイッチングトランジスタTr3は発光期間中オン状態となり順バイアスがかかっている。これによりスイッチングトランジスタTr3の閾電圧は上方変動し、最悪の場合にはスイッチングトランジスタTr3が常時カットオフ状態に陥ることも有り得る。

5

10

15

20

図9は本発明に係る画素回路の一実施形態を示しており、図8Aの画素回路の問題点に対処する為、ドライブトランジスタTr2及びスイッチングトランジスタTr3にそれぞれ閾電圧変動抑制用の逆バイアス印加手段を付けたものである。

ドライブトランジスタTr2に対する逆バイアス印加手段は、スイッチングトランジスタTr7で構成されている。Tr7のゲートには追加の走査線WS2が接続し、ソースには負電源Vmbが接続し、ドレインはドライブトランジスタTr2のゲート(G)に接続している。この走査線WS2はサンプリングトランジスタTr1やスイッチングトランジスタTr4に接続する走査線WS1と走査タイミングが異なる為、両者を別々に分けて、WS1とWS2にしている。ここで負電源Vmbの電位は接地電位GNDよりも低く設定されている。従って画素回路の動作に影響を与えないタイミングでWS2に選択パルスが印加されると、Tr7がオンしドライブトランジスタTr2のゲート(G)に逆バイアス(Vmb)を印加することができる。これにより順バイアスの継続的な印加で上方シフトしたトランジスタTr2の関電圧Vthを下方修正することができる。

25 スイッチングトランジスタTr3に対する逆バイアス印加手段は、走 査線DS1に接続したドライブスキャナ3(図5参照)に組み込まれて

22

いる。発光期間ではスイッチングトランジスタTr3のゲートに走査線 DS1を介して順バイアスが印加され、ドレイン電流がVccからGN Dに向かって流れる。非発光期間に入ると走査線DS1の電位がGND 以下となり、スイッチングトランジスタTr3に逆バイアスが印加される。これによりTr3の関電圧の上方変動を下方修正できる。

5

図10は、図9に示した画素回路の動作説明に供するタイミングチャートである。走査線WS1に印加されるパルスをws1で表わし、走査線WS2に印加されるパルスをws2で表わし、走査線AZに印加されるパルスをazで表わし、走査線DS1に印加されるパルスをds1で10 表わしている。更に、ドライブトランジスタTr2のゲート電位(G)、ドレイン電位(D)及びソース電位(S)の変動をパルスds1のレベル変化と重ねて表わしてある。尚、ドライブトランジスタTr2のドレイン電位(D)は同時にスイッチングトランジスタTr3のソース電位となっている。

Vthキャンセル期間ではパルスazがトランジスタTr5及びTr6に印加され、ドライブトランジスタTr2の関電圧Vthが検知される。この検知されたVthはTr2のゲート電位(G)とソース電位(S)との間の差として保持容量C1に保持される。次にパルスws1がサンプリングトランジスタTr1及びスイッチングトランジスタTr4に印加されると、映像信号Vsigがサンプリングされ、結合容量C2を介して保持容量C1に書き込まれる。保持容量C1に書き込まれたVth及びVsigの和が、Tr2のゲート電位(G)とソース電位(S)の差としてタイミングチャートに表われている。更に発光期間に入ってスイッチングトランジスタTr3にパルスds1が印加されると、ドライプトランジスタTr2を通してドレイン電流が発光素子ELに流れる。これによりソース電位(S)が上昇するが、ブートストラップ機能によこれによりソース電位(S)が上昇するが、ブートストラップ機能によ

りゲート電位(G)との電位差は一定に保たれる。ソース電位(S)の上昇に伴ってドレイン電位(D)も上昇する。このドレイン電位(D)はスイッチングトランジスタTr3のソース電位となっているが、パルスDS1の振幅はこのドレイン電位(D)よりも十分高く設定されているので、トランジスタTr3のオン動作に必要な順バイアスVaが印加できる。その後非発光期間に入るとパルスDS1がローレベルに切り替わり、トランジスタTr3はカットオフする。ドレイン電流の遮断によりドライブトランジスタTr2のドレイン電位(D)はVcc側からGNDまで下がる。この時パルスDS1のローレベルはGNDよりも低く設定されている為、スイッチングトランジスタTr3のゲートには逆バイアスVbが印加される。又非発光期間にはトランジスタTr7のゲートにパルスws2が印加される。これによりTr7が導通し逆バイアスVmbがドライブトランジスタTr2のゲート(G)に印加される。

以上の説明から明らかな様に、ドライブトランジスタTr2及びスイッチングトランジスタTr3にそれぞれ適切なタイミングで逆バイアスが印加される為、それぞれの関電圧の変動を抑制できる。しかしながら、スイッチングトランジスタTr3については若干改善すべき余地があるので、この点につき説明を加える。トランジスタTr3の動作点を考える場合、パルスds1の電圧レベルとドライブトランジスタのドレイン電圧(D)を考えればよいことは上述の通りである。発光期間中スイッチングトランジスタTr3はオンしているので、パルスds1のH電位はドレイン電位(D)よりもTr3のVth以上高くなっており、Va電圧がかかっている。つまり発光期間ではトランジスタTr3のゲート/ソース間に順バイアスがかかる。この後非発光期間になるとパルスDS1のLレベルがGND以下となるので逆バイアスが印加される。この逆バイアス期間では、ドレイン電位(D)がリークなどの原因でカソー

24

ド電位(GND)若しくはその付近まで低下してしまう。この期間トランジスタTr3はオフ状態である為、結局トランジスタTr3のゲート/ソース間にはVbだけ逆バイアスがかかる。よってトランジスタTr3には順バイアス及び逆バイアスの両者がかかる為、Tr3のVth変動はある程度防ぐことができる。しかしながら、1フィールド期間(1f)に占める発光時間を長くすると非発光時間は圧迫を受け短くなる。よって逆バイアス印加時間も短くなるが、その分関電圧の下方修正を効果的に行なう必要があり、Vbの絶対値を大きく設定する必要がある。しかしながら、Vbの絶対値を大きくするとパルスds1の振幅が増え、コスト増につながる。又トランジスタTr3の耐圧にも大きく影響してしまい、コストのみならず歩留りにも影響がある。

5

10

15

20

図11は、図9に示した画素回路を更に改良した実施形態を表わしており、理解を容易にする為図9の画素回路と対応する部分には対応する参照番号を付してある。改良点は、問題となったトランジスタTr3と並列に追加のトランジスタTr8を接続するとともに、そのゲートに走査線DS2を介して補完手段を接続したことである。この補完手段は追加トランジスタTr8をスイッチングトランジスタTr3に対して補完的に駆動して、Tr3に関し動作の妨げとならないタイミングを作り出している。走査線DS1を介してスイッチングトランジスタTr3に接続した逆バイアス印加手段は、この作り出されたタイミングでトランジスタTr3に逆バイアスを印加する様にしている。

図12は、図11に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にする為図10に示した先の実施形態のタイミングチャートと対応する部分には対応する参照符号を使っている。特25 徴点は、スイッチングトランジスタTr3のゲートに印加されるパルスDS2が

25

互いに逆相の関係にあることである。発光期間中スイッチングトランジ スタTr3のゲートには順バイアスVaが印加される。これは図9の実 施形態と同様である。次に非発光期間に入るとパルスDS1がGNDを 下回ってローレベルとなり、スイッチングトランジスタTr3がオフに なる。この時トランジスタTr8が補完的に動作してオン状態となる為、 5 ドライブトランジスタTr2には引続き電源Vcc側から電流が供給さ れる。従ってドライブトランジスタTr2のドレイン電位(D)はカソ ード電位(GND)まで落ちず、電源電位Vcc若しくはその近辺の電 位を取ることができる。この為非発光期間に含まれる逆バイアス期間中、 スイッチングトランジスタTr3のゲート/ソース間電圧は絶対値でV 10 c c + V b となり、非常に大きな逆バイアスを印加することができる。 これにより、スイッチングトランジスタTr3に大振幅のパルスDS1 を印加しなくても、閾電圧の上方変動を効果的に下方修正することが可 能である。この様に、非晶質シリコン薄膜トランジスタや多結晶シリコ ン薄膜トランジスタの閾電圧が変動しても画素回路で補正をかけること 15 ができる為、発光素子ELの輝度劣化を防ぐことができ、高品質なアク ティブマトリクス型ディスプレイを提供できる。特に発光のオンオフ制 御を行なうトランジスタのゲートに印加されるパルスの振幅を大きくす る必要がない為、ドライバの低コスト化が実現できる。そしてドライブ トランジスタのVth変動を補正しながら、スイッチングトランジ 20 スタのVth変動も容易に補正できる。

産業上の利用可能性

薄膜トランジスタは、正のゲート電圧(順バイアス)が反復的若しく 25 は持続的に印加されると、閾電圧が正方向にシフトする傾向がある。逆 に負のゲート電圧(逆バイアス)が反復的若しくは持続的に印加される

26

と、 関電圧は負方向に変動する傾向がある。トランジスタ回路の機能や動作条件によっては、回路配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスが係る薄膜トランジスタが含まれることがある。当該薄膜トランジスタはこの様な順バイアスにより関電圧が経時的にシフトする。これを放置すると当該トランジスタのカットオフ動作の乱れなどにより、トランジスタ回路の誤動作を招く恐れがある。そこで、本発明では、トランジスタ回路の動作上若しくは機能上、反復的若しくは持続的に順バイアスの印加が避けられない薄膜トランジスタについては、動作の妨げとならないタイミングで逆バイアスを印加している。これにより、順バイアスで正方向にシフトした関電圧を負方向に戻すことができ、結果的に関電圧の変動を抑制できる。

10

15

20

場合によっては順バイアスの印加がほとんど継続的に行なわれる様な薄膜トランジスタでは、逆バイアスを印加する為に十分なタイミングを取れない場合がある。この様な薄膜トランジスタに対しては、追加薄膜トランジスタを並列接続し、当該薄膜トランジスタに対して追加トランジスタを補完的に駆動することで、逆バイアスを印加するタイミングを強制的に作り出す様にしている。これにより、継続的な順バイアスの印加で閾電圧の上方シフトが避けられない薄膜トランジスタについても、補完用の追加薄膜トランジスタを並列接続することで、強制的に閾電圧を下方修正することができる。

5

15

請求の範囲

1. 基板に形成された複数の薄膜トランジスタと、所定の動作を行な う様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配 線とを含むトランジスタ回路であって、

動作中少くとも1個配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとともに、

該動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の 変動を抑制する逆バイアス印加手段を備えたことを特徴とするトランジスタ回路。

2. 当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、 該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に駆動 して上記した動作の妨げとならないタイミングを作り出す補完手段とを 備え、

前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項1記載のトランジスタ回路。

- 3. 当該薄膜トランジスタはNチャネル型又はPチャネル型であり、
 20 前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、
 前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと
 逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加することを特徴とする請求項2記載のトランジスタ回路。
- 4. 当該薄膜トランジスタはNチャネル型又はPチャネル型であり、 25 前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であ り、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパル

28

スと同相の関係になるパルスを前記追加薄膜トランジスタに印加することを特徴とする請求項2記載のトランジスタ回路。

5. 行状の走査線と列状の走査線との各交差部に配され、該走査線によって選択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素子を駆動する画素回路であって、

5

基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタの ゲート、ソース又はドレインを接続する配線とからなり、

負荷素子の駆動中少くとも1個配線を介してゲートとソースの間に反 復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとと 10 もに、

負荷素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの 関電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とする 画素回路。

15 6. 当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、 該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に動作 して上記した負荷素子の駆動の妨げとならないタイミングを作り出す補 完手段とを備え、

前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜ト 20 ランジスタに逆バイアスを印加することを特徴とする請求項5記載の画 素回路。

7. 当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加することを特徴とする請求項6記載の画素回路。

WO 2005/055184

5

20

29

PCT/JP2004/018334

- 8. 当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加することを特徴とする請求項6記載の画素回路。
- 9. 前記複数の薄膜トランジスタは、該走査線によって選択された時 導通し該信号線から信号をサンプリングして保持容量に保持するサンプ リング用薄膜トランジスタと、該保持容量に保持された信号電位に応じ て該負荷素子に対する通電量を制御するドライブ用薄膜トランジスタと、 該負荷素子に対する通電をオンノオフ制御するスイッチング用薄膜トラ
- 10 該負荷素子に対する通電をオン/オフ制御するスイッチング用薄膜トランジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トランジスタ及び該スイッチング用薄膜トランジスタの少くとも一方に逆バイアスをかけることを特徴とする請求項5記載の画素回路。
- 10. 該ドライブ用薄膜トランジスタの閾電圧の変動をキャンセルする様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを調整する閾電圧キャンセル手段を含むことを特徴とする請求項9記載の画素回路。
 - 11. 該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含むことを特徴とする請求項9記載の画素回路。
 - 12. 行状の走査線と、列状の走査線と、これらが交差する部分に配された画素回路とからなる表示装置であって、

該画素回路は、該走査線によって選択された時該信号線から映像信号をサンプリングし且つサンプリングした映像信号に応じて発光素子を駆 25 動し、

該画素回路は、基板に形成された複数の薄膜トランジスタと、各薄膜

30

トランジスタのゲート、ソース又はドレインを接続する配線とからなり、 発光素子の駆動中少くとも1個配線を介してゲートとソースの間に反 復的若しくは持続的に順バイアスがかかる薄膜トランジスタを含むとと もに、

- 発光素子の駆動の妨げとならないタイミングで当該薄膜トランジスタ のゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの 関電圧の変動を抑制する逆バイアス印加手段を備えたことを特徴とする 表示装置。
- 13. 当該薄膜トランジスタに並列接続した追加薄膜トランジスタと、 10 該追加薄膜トランジスタを当該薄膜トランジスタに対して補完的に動作 して該発光素子の駆動の妨げとならないタイミングを作り出す補完手段 とを備え、

前記逆バイアス印加手段は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項12記載の表示装置。

15

20

25

- 14. 当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタも同じNチャネル型又はPチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと逆相の関係になるパルスを前記追加薄膜トランジスタのゲートに印加することを特徴とする請求項13記載の表示装置。
- 15. 当該薄膜トランジスタはNチャネル型又はPチャネル型であり、前記追加薄膜トランジスタは反対のPチャネル型又はNチャネル型であり、前記補完手段は、当該薄膜トランジスタのゲートに印加されるパルスと同相の関係になるパルスを前記追加薄膜トランジスタに印加することを特徴とする請求項13記載の表示装置。
- 16. 前記複数の薄膜トランジスタは、該走査線によって選択された

31

時導通し該信号線から映像信号をサンプリングして保持容量に保持するサンプリング用薄膜トランジスタと、該保持容量に保持された信号電位に応じて該発光素子に対する通電量を制御するドライブ用薄膜トランジスタと、該発光素子に対する通電をオン/オフ制御するスイッチング用薄膜トランジスタとを含み、前記逆バイアス印加手段は、該ドライブ用薄膜トランジスタ及び該スイッチング用薄膜トランジスタの少くとも一方に逆バイアスをかけることを特徴とする請求項12記載の表示装置。

5

10

17. 該ドライブ用薄膜トランジスタの閾電圧の変動をキャンセルする様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを調整する閾電圧キャンセル手段を含むことを特徴とする請求項16記載の表示装置。

18. 該負荷素子の特性変動を吸収する様に、該ドライブ用薄膜トランジスタのゲートに印加される信号電位のレベルを自動的に制御するブートストラップ手段を含むことを特徴とする請求項16記載の表示装置。

15 19. 基板に形成された複数の薄膜トランジスタと、所定の動作を行なう様に各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とを含むトランジスタ回路の駆動方法であって、

動作中少くとも1個の薄膜トランジスタに対し配線を介してゲートと ソースの間に反復的若しくは持続的に順バイアスをかける順バイアス印 20 加手順と、

該動作の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とするトランジスタ回路の駆動方法。

25 2 0. 当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、 当該薄膜トランジスタに対して補完的に駆動して、上記した動作の妨げ

WO 2005/055184

15

32

PCT/JP2004/018334

とならないタイミングを作り出す補完手順を含み、

前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項19記載のトランジスタ回路の駆動方法。

- 5 21. 行状の走査線と列状の走査線との各交差部に配され、該走査線によって選択された時該信号線から信号をサンプリングし且つサンプリングした信号に応じて負荷素子を駆動するために、基板に形成された複数の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなる画素回路の駆動方法であって、
- 10 負荷素子の駆動中少くとも1個の薄膜トランジスタに対して、配線を 介しゲートとソースの間に反復的若しくは持続的に順バイアスをかける 順バイアス印加手順と、

負荷素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの 関電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とす る画素回路の駆動方法。

- 2.2. 当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、 当該薄膜トランジスタに対して補完的に動作して、上記した負荷素子の 駆動の妨げとならないタイミングを作り出す補完手順を含み、
- 20 前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項21記載の 画素回路の駆動方法。
- 23. 行状の走査線と、列状の走査線と、これらが交差する部分に配された画素回路とからなり、該画素回路は、該走査線によって選択された時該信号線から映像信号をサンプリングし且つサンプリングした映像信号に応じて発光素子を駆動し、該画素回路は、基板に形成された複数

の薄膜トランジスタと、各薄膜トランジスタのゲート、ソース又はドレインを接続する配線とからなる表示装置の駆動方法であって、

発光素子の駆動中少くとも1個の薄膜トランジスタに対して、配線を介してゲートとソースの間に反復的若しくは持続的に順バイアスをかける順バイアス印加手順と、


5


発光素子の駆動の妨げとならないタイミングで当該薄膜トランジスタのゲートとソースの間に逆バイアスを印加して当該薄膜トランジスタの 閾電圧の変動を抑制する逆バイアス印加手順とを行なうことを特徴とする表示装置の駆動方法。


10 24. 当該薄膜トランジスタに並列接続した追加薄膜トランジスタを、 当該薄膜トランジスタに対して補完的に動作して、該発光素子の駆動の 妨げとならないタイミングを作り出す補完手順を含み、

前記逆バイアス印加手順は、該作り出されたタイミングで当該薄膜トランジスタに逆バイアスを印加することを特徴とする請求項23記載の 15 表示装置の駆動方法。











2/12



3/12









Fig.3











5/12




























INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2004/018334

	_	CATION OF SUBJECT MATTER G09G3/30, 3/20, H05B33/14				
Acco	ording to Int	ernational Patent Classification (IPC) or to both nationa	al classification and IPC			
В.	FIELDS SE	ARCHED				
		nentation searched (classification system followed by cl G09G3/30, 3/20, H05B33/14	assification symbols)			
	Jitsuyo Kokai Ji	Ltsuyo Shinan Koho 1971-2005 To	tsuyo Shinan Toroku Koho roku Jitsuyo Shinan Koho	1996-2005 1994-2005		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C.	DOCUMEN	TS CONSIDERED TO BE RELEVANT		1		
Ca	itegory*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
	X	JP 62-118390 A (Matsushita E	lectric	1,5,12,19,		
	Y	Industrial Co., Ltd.), 29 May, 1987 (29.05.87), Full text; all drawings (Family: none)		21,23 .9-11,16-18		
	Y	JP 2003-224437 A (Sanyo Elec 08 August, 2003 (08.08.03), Full text; all drawings (Family: none)	tric Co., Ltd.),	9-11,16-18		
	Y	JP 2003-173154 A (Sanyo Elec 20 June, 2003 (20.06.03), Full text; all drawings & US 2003/0189535 A1	tric Co., Ltd.),	11,18		
	Eurther do	cuments are listed in the continuation of Box C.	See notent formily anney			
*		gories of cited documents:	"T" later document published after the inte	motional filing data and the		
"A"	document d	efining the general state of the art which is not considered icular relevance	"T" later document published after the inte date and not in conflict with the applica the principle or theory underlying the is	ation but cited to understand		
"E"	-	cation or patent but published on or after the international	"X" document of particular relevance; the considered novel or cannot be considered.			
"L"	document w	which may throw doubts on priority claim(s) or which is blish the publication date of another citation or other	step when the document is taken alone "Y" document of particular relevance; the c			
"O"	•	on (as specified) ferring to an oral disclosure, use, exhibition or other means	considered to involve an inventive s combined with one or more other such	step when the document is documents, such combination		
"P" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed			being obvious to a person skilled in the art "&" document member of the same patent family			
		l completion of the international search ary, 2005 (13.01.05)	Date of mailing of the international search report 01 February, 2005 (01.02.05)			
		g address of the ISA/ se Patent Office	Authorized officer			
Facei	mile No.		Telephone No.			
1 4001	THE PART OF THE PA		- ATABITATIA TIA			

発明の属する分野の分類(国際特許分類(IPC)) A.

Int. Cl. 7 G09G3/30, 3/20, H05B33/14

調査を行った分野 В.

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl. 7 G09G3/30, 3/20, H05B33/14

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報1971-2005年日本国実用新案登録公報1996-2005年日本国登録実用新案公報1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP 62-118390 A(松下電器産業株式会社),1987.05.29,全文全図(ファミリーなし)	1, 5, 12, 19, 2 1, 23 9-11, 16-18
Y	JP 2003-224437 A (三洋電機株式会社), 200 3.08.08,全文全図 (ファミリーなし)	9-11, 16-18
Y	JP 2003-173154 A (三洋電機株式会社), 200 3.06.20,全文全図 & US 2003/0189535 A1	11, 18

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「丁」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査報告の発送日 01.2。2005 国際調査を完了した日 13.01.2005 特許庁審査官(権限のある職員) 国際調査機関の名称及びあて先 2 G 9509 日本国特許庁(ISA/JP) 濱本 禎広 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3226